2026世界杯赛事竞猜官方版 何庭波万字论文，胪陈华为“韬定律”

5月25日，华为公司董事、半导体业务部总裁何庭波在中国科学院科技论文预发布平台上发表签字论文《多层电子系统的时分缩微表面（ATimeScalingTheoryforMulti-LayerElectronicSystems）》。

论文解释了本日何庭波在海外电路系统筹议会ISCAS2026上的题为“半导体新旅途探索与推广”的主旨演讲中，发表的“韬(τ)定律”怎样破解摩尔定律面对的物理和经济困局。

论文还败露了将来华为部分麒麟芯片、昇腾芯片的门道计议:

麒麟2026将引入逻辑折叠架构，CPU性能中枢频率晋升至3.1GHz，并参加硅片考据阶段；2027年的麒麟2027将络续采取逻辑折叠，频率晋升至3.39GHz；2028年的麒麟2028臆测达到3.71GHz，参加硅前考据阶段；到2029年，麒麟2029的CPU性能中枢频率将冲破4GHz。沿此旅途，麒麟SoC在典型使用场景下的着力臆测将在3至5年内晋升1倍以上，AI硬件集成度臆测到2035年增长100倍以上。

昇腾芯片方面，2026年的昇腾950以及随后的昇腾990将采取熟识期间的组合：Chiplet、2.5D扇出和通过微凸块及规范间距夹杂键合的3D堆叠。到2030年前后，昇腾990将把逻辑折叠引入AI芯片类别，从当时起3D折叠成为2035年前α的主要载体。沿此旅途，到2035年其硬件集成度臆测将增长100倍以上。

何庭波暴露，臆测到2031年，基于韬定律的高端芯片晶体管密度将达到1.4纳米制程的同等水平。

以下为何庭波论文全文翻译：

多层电子系统的时分缩放表面

单元：华为

撮要：华为撮要昔时六十年，摩尔定律所代表的几何缩微推动了半导体产业的连续越过。然则，这一产业共鸣仍是难以延续：单纯依靠尺寸放松所带来的答复趋于逍遥，先进制程芯片的联想预算仍是卓越单颗十亿好意思元，源流进节点上的每晶体管成本也不再下跌。

本文提议一种后摩尔期间的继任缩微原则——τ缩微。这一原则将“时分”本人，而非晶体管面积，行为臆测越过的中枢谋略，并以单一特征时分常数τ行为王人集全栈的协调优化观点，覆盖从晶体管开关到数据中心责任负载约十二个量级的圭臬。著述展示了两个量产级考据案例。

在转移SoC中，LogicFolding（逻辑折叠）通过把数字电路、模拟电路和存储电路分派到垂直堆叠的有源层中，在固定器件节点下终昭彰55%的晶体管密度跃升，以及41%的功耗能效晋升。

在AI系统中，由内存语义的UnifiedBus（协调总线）架构、近封装Hi-ONE光I/O以及边际到名义的3DFolding（三维折叠）共同组成的系统堆栈，臆测到2035年可推动硬件集成度增长超100倍。

更深层的观点在于门径论：τ缩放是自Dennard缩放以来，第一个概况为扫数谋略栈建立共同优化观点的缩微原则。导言自20世纪60年代中期以来，半导体产业一直以纳米行为臆测越过的单元。大致每十八个月，晶体管尺寸放松，频率高潮，单元逻辑门的成本下跌。

摩尔定律既是一种劝诫不雅察，也匡助建立了扫数谋略堆栈的一种产业共鸣。如今，这一产业共鸣仍是失效。参加7nm节点之后，几何缩微不再提供历史上那样的红利。

光刻开采正在接近图形化的物理极限，EUV开采折旧主导了主导晶圆成本，单元晶体管价钱弧线趋于平坦，在某些情况下以致出现回转。对于那些先进光刻开采获取受限的组织而言，这一管制更早成为现实，也愈加严峻。

因此，产业面对的中枢问题仍是发生变化。问题不再是“晶体管还能放松若干”，而是“究竟应该放松什么，又应该针对什么观点？”。

昔时六年，作家地方的华为半导体团队在转移SoC、AI加快器、系统互连和封装等多个方朝上，通过硅片推广研究了这一问题。得到的论断是，谜底不在于另一个制程节点，也不在于另一种晶体管结构，而在于改变主要优化观点本人。

本文观点，将来十年电子系统的演进应由几何缩微转向时分缩微，即在扫数期间栈中系统性贬低单一特征时分常数τ，从皮秒级开关的晶体管，到秒级反馈的数据中心责任负载来指引——而非几何缩微。

下文将结合2020年5月至2026年5月间参加量产的381款芯片所累积的劝诫基础，从科学门径论和产业门道图两个层面伸开τ缩放的论证。

1.几何期间的闭幕

在半导体产业的大部分历史中，它唯唯独个中枢任务：让晶体管变得更小。

戈登·摩尔（GordonMoore）在1965年提议，晶体管密度大致每两年翻一番。十年后，罗伯特·登纳德（RobertDennard）提议了缩微表面，指出电压和尺寸按比例放松时，不错看护恒定电场。几何缩放与Dennard缩放共同推动了近五十年里每瓦性能和每好意思元性能的指数级晋升。

这一时势分两个阶段瓦解。大致在2005年，Dennard微缩领先失效：电压无法再随特征尺寸同比例下跌，“暗硅”期间由此开启。几何微缩看护得更久，先后依靠FinFET和全环栅极（GAA）等器件结构络续延展。

然则，参加7nm之后，单纯依赖尺寸微缩所取得的收益仍是趋于逍遥。其原因仍是相配明确：速率弥散使本征蔓延对沟说念长度的依赖从通俗研究降为线性研究；局部互连中的寄生电阻和电容越来越主导规范单元蔓延预算；掩膜成本、EUV折旧以及联想轨则复杂度，使2nm节点的先进芯片联想预算卓越单颗十亿好意思元。

经济后果相通无法隐敝。先进节点上的单元晶体管成本仍是趋于平坦，在最前沿节点上以致启动高潮。昔时五十年复旧产业运转的共鸣——每一代都能以更低成本取得更多晶体管——仍是不再建设。

对于华为半导体而言，这一瞥变还重迭了另一项管制：获取源流进光刻开采渠说念受限。络续假定“下一个节点会科罚问题”已不再可行。

六年前，几何微缩门道图参加平台期，迫使团队面对一个更根柢的问题。回头看，这亦然扫数行业早晚都必须面对的问题。

2.时分，而非空间：摩尔期间实在的货币

如若从末端用户所感知的骨子影响来看，摩尔定律根柢上从来都不仅仅对于几何尺寸。更小的晶体管之是以晋升系统性能，是因为它们切换更快。更密集的互连之是以能晋升性能，是因为信号传播距离更短。更高的集成度之是以能晋升性能，是因为数据跨越的鸿沟更少。

每一代期间所带来的骨子，其实都是时分的压缩：在器件层面从皮秒到纳秒，在芯片层面从纳秒到微秒，在系统层面从微秒到秒。空间微缩仅仅压缩时分的器用。

强劲到这小数后，一个不问可知的重构念念路便出现了：应当把时分本人行为主要谋略。在堆栈的每一层——晶体管、电路、芯片和系统——都不错界说一个特征时分常数τ，并将其缩减为协调优化观点。这么一来，几何微缩仅仅成为缩减τ的多种期间之一，不再是唯一途径。

这一原则被称为τ微缩。本文提议，应将其行为继几何摩尔微缩之后，率领半导体演化的新原则。形势上，τ被视为一个分层结构，不错剖析为：

其中，τ_transistor、τ_circuit、τ_chip和τ_system分别示意晶体管层、电路层、芯片层和系统层的时分常数。每一层的τ都由其基层结构以及该层引入的组织和通讯支拨共同组成。τ的责任空间在时分上大致横跨十二个数目级，从皮秒到秒；在空间上也覆盖从纳米到千米的相似圭臬。

每一层都有不同的τ贬低机制：

晶体管层：中枢是本征开关蔓延，可通过迁徙率晋升、应变工程、高κ/金属栅、GAA架构等方式改善。与此同期，局部互连的寄生电阻和电容正在变得越来越蹙迫，还需要进一步贬低局部互连的寄生R和C。如今，这些寄生参数所变成的蔓延仍是达到本征渡越时分的数倍。

电路层：中枢是信号旅途上的RC传播蔓延，可通过低电阻率导体、低κ介质，以及更蹙迫的垂直集成来裁减线长。

芯片层：中枢是谋略蔓延和存储视察蔓延，可通过架构采用、活水线深度、存储层级结构和片上互连相聚进行优化。

系统层：中枢是端到端音信传输和同步时分，可通过互连拓扑、条约栈和采聚会构联想来贬低。

从这一分层表述中，不错得到一个有用的代际轨则：

其中微缩因子α并非通用常数，而与应用场景研究。迄今为止的量产劝诫自满，在功耗受限的转移开采中，α约为每年1.3倍；在安全关节型自动驾驶系统中，α约为每年1.5倍；在AI责任负载中，α最高可达每年10倍，因为糊涂量会平直转变为经济价值。

τ之是以概况成为一个有用的中枢谋略，而不是对既有谋略的再行定名，是因为它在扫数堆栈中具有一致性。频率、蔓延、带宽和糊涂量在各自层级上都受τ专揽。工艺期间东说念主员、电路联想东说念主员和系统架构师不错围绕归拢个量、用换取单元伸开筹商。

τ是终了端到端全栈协同优化的共同言语。昔时那种各层沉寂优化、时序行为残差的期间仍是结尾。

3.逻辑折叠：转移SoC的考据案例

τ微缩的第一个量产范围考据是在转移领域完成的。智妙手机SoC是一种特殊案例：一颗芯片确切组成了扫数系统。它无法依靠多插槽并行来弥补性能短板，也无法用千节点互联架构来粉饰慢速链路。用户最终感知到的全部性能，都来自单颗芯片，同期还受几瓦功耗包络和手持开采热联想管制。

2020年以后，先进节点获取受限，本质问题变成了：在节点固定的情况下，怎样络续在单颗芯片上终了代际性能编削？

由此产生的谜底即是逻辑折叠（LogicFolding）。

界说：逻辑折叠是一种联想门径。它按照时分圭臬微缩原则，将数字电路、模拟电路和存储电路分袂到垂直堆叠的有源层中，以联合优化性能、功耗和面积。

数字电路可分为组合逻辑和时序逻辑。组合逻辑是寄存器之间的布尔相聚，时序逻辑则是保持情景的触发器。数字系统的性能上限由相邻触发器阶段之间的关节旅途蔓延决定，而关节旅途蔓延又主要受到旅途上的互连RC和门级数目影响。

传统优化把门电路放弃在二维平面中，并通过其上方的金属层布线。线越长，寄生RC越大，关节旅途越慢。

逻辑折叠废弃了平面假定。关节旅途上的门电路被散播到两个，将来以致更多个垂直堆叠的有源层中，并通过超细间距夹杂键合勾通。

从电路联想者的视角看，这两个层阐扬为一个连气儿的布局基底，单元不错跨越晶圆鸿沟散播，就像晶圆鸿沟成为额外的一层金属层。信号布线显耀裁减，寄生RC大幅下跌，时钟偏袒收紧，归拢器件节点下芯片不错更高的时钟频率运行。

为了让逻辑折叠施展这些收益，需要使夹杂键合间距与顶层金属间距之间的齿轮比保持较低。推广中这一比例大致需要低于3，越低越好。

以现时约720nm的顶层金属间距为例，这意味着夹杂键合间距需要低于2μm，联想情景下齿轮比接近1，此时键合界面处的鸟笼式布线支拨基本肃清。

要达到这一间距，同期情愿覆盖精度低于0.5μm、TSV缩微（CD和KOZ低于1.5μm、TSV间距低于6μm），以及通过智能冗余终了接近100%良率，需要供应商和配合资伴生态履历多年工艺开发。

在麒麟2026上测得的驱散是具体的：

·晶体管密度在一代内从155MTr/mm²阶跃式晋升至238MTr/mm²。该密度按公式

谋略，麒麟SoC联想的面积期骗率为68%。这一晋升幅度在昔时往往需要三年的几何微缩才能终了。

·SoC性能中枢的能效晋升41%，最高时钟频率提高接近13%。

·一个跨越高下两层构建的高速全局NoC数据通路，使数据旅途占用面积贬低55%，同期晋升了供电褂讪性。

·后硅时钟偏袒诊治决策沉寂孝顺了卓越5%的SoC性能晋升。

·在SRAM上，由于视察速率、每比特能耗和面积激烈依赖位线和字线长度，逻辑折叠裁减了关节旅途，贬低了每比特能耗，并使责任频率晋升卓越40%。

·在一个代表性处理中枢上，双层折叠架构使时钟缓冲器数目减少卓越50%，时钟偏袒贬低25%，线长减少约30%。

这些收益是在固定器件节点上终了的，起首并非新的光刻门径，而是逻辑在三维空间中的拓扑重组。

麒麟2026中搭载的逻辑折叠终了存意保持保守策略。夹杂键合间距达到1.5μm；TSV着陆仅比顶层金属向下激动一步；折叠也仅仅采用性应用于关节旅途，而非扫数联想。即便如斯，本年CPU性能中枢频率仍是回到3.1GHz。

将来十年，逻辑折叠臆测将从局部关节旅途折叠发展为全范围、多层折叠，即每个封装内包含三层、四层以致更多有源层。这一演进将受到更低温度夹杂键合，以及TSV着陆从顶层金属下移至M6的维持。后者概况开释卓越30%的高层布线资源。2026年至2035年期间，2026世界杯赛事竞猜官方版晶体管密度臆测将晋升至400MTr/mm²及以上。

与此同期，逻辑折叠使麒麟概况显耀提高CPU中枢频率，并朝4GHz及更高观点激动。该门道图在期间上可行，在成本上也具备经济合感性。

表1KirinCPU性能中枢责任频率趋势

边栏A：逻辑折叠概览

·夹杂键合间距：低于2μm；Kirin2026为1.5μm；观点齿轮比约为1。

·覆盖精度：低于0.5μm。

·TSVCD/KOZ：低于1.5μm；间距低于6μm；失着力低于100ppm；建设率99.9%。

·良率：通过智能冗余接近100%。

·晶体管密度：155→238MTr/mm²，单步终了。

·SoC性能中枢能效/频率增益：+41%/+13%。

·SRAM责任频率：晋升卓越40%。

·代表性中枢上的时钟缓冲器数目/时钟偏袒/线长：-50%/-25%/-30%。

4.从皮秒到微秒：AI数据中心中的τ缩微

一个当然的问题是，在毫瓦级智妙手机场景中形成的原则，是否概况迁徙到吉瓦级AI磨练和推理系统中。AI责任负载位于τ光谱的另一端：它面对的并非单颗芯片，而是数百乃至数千颗芯片像一台机器一样协同运行。昔时十年，AI系统的总算力大致增长了六个数目级。

谜底是深信的，前提是将τ行为系统级观点，并把它应用于整条链路，而不是局限在单个加快器里面。

两个事实塑造了AI场景中的τ论证。

其一，AI系统仍在连续蔓延，从一颗芯片到数十颗、数百颗，并越来越多地走向数万颗。

其二，当代AI系统的能耗预算和材料预算主要由数据主导，而非由谋略主导。在大型AI集群中，卓越80%的能量被消耗在数据转移上；卓越70%的系统成分内派给数据存储。

其含义十分平直：减少数据在芯片之间、机架之间以及封装里面传输所猝然的时分，至少与减少谋略本人所猝然的时分同等蹙迫。

在AI范围上，τ圭臬微缩通过三个协同层终了：系统互王人集构UnifiedBus、近封装光引擎Hi-ONE，以及封装本人的拓扑重组3DFolding。

4.1UnifiedBus：以τ为优先的系统互连架构

传统的多节点、多加快器架构需要让数据穿过多层重迭条约：PCIe勾通主机，机箱里面的NVLink或独到互连，机箱之间的Ethernet或InfiniBand，以过甚上的软件栈而已内存视察。每一层都会带来条约转化、额外序列化、额外DMA缓冲和进一步持手。每一次转化都会增多蔓延，贬低可靠性，并带来额外成本。

UnifiedBus，简称UB，用单一条约取代这一堆栈。该条约可在机箱里面和机箱之间运行，是一种完全点对点的互王人集构，概况在扫数系统内原生露馅内存语义。数据转移被简化为内存语义层上的无转化点对点传输，并用硬件管理一致性取代软件栈音信传递。

测得收益约为两个数目级：端到端而已视察蔓延从TCP/IP类条约栈中常见的数十微秒，下跌到约100ns。沿主导通讯轴的系统τ约贬低500倍。在机架圭臬上，这使系统渐渐接近一台具备结构一致性的单体机器，里面称为System-as-One-Chip（系统即单芯片）。

4.2Hi-ONE：封装级光I/O

当通讯蔓延被贬低后，新的瓶颈会发生转移。提高单个机架内芯片密度会把功率密度和可靠性推极端限，也会把电气SerDes推极端限。在每颗AI芯片400Gb/s的速率下，铜缆仍然是熟识可靠的决策。但参加每颗芯片多Tb/s级别后，铜缆在物理上变得不切本质：SerDes传输距离裁减，线缆变得过于贫苦，面板安设难以终了，散热与供电裕量也会被耗尽。

华为半导体开发的决策是高密度光互连节点引擎Hi-ONE（High-densityOptical-interconnect-NodeEngine），一种近封装光引擎，每个模块可提供8Tb/s带宽，使单条光链路就概况匹配一颗AI芯片的UB带宽。它将所需SerDes传输距离从约100cm裁减至约5cm，抹杀了贫苦线缆，并将传输距离从不及1米扩展至100米，使散播式、吉瓦级数据中心的高密度互连在物理上成为可能。

Hi-ONE背后的联想形而上学本人亦然一种τ圭臬微缩论证。它莫得采取重型DSP来追求高信号保真度，而是采取线性决策，即增强型模拟平衡驱动器和跨阻放大器，并允许UB条约容忍一个挑升放宽的误码率。

条约层与物理层之间的这种跨层采取，贬低了功耗、成本和集成复杂度，也体现了以τ为优先观点的门径论所荧惑的跨层衡量。4.3N²与N的逆境，以及3DFolding的势必性AI加快器不会停留在2.5D扇出封装的最深层原因是几何性的。这小数值得明确诠释，因为它决定了2030年之后的门道图。

在传统2.5DAI芯片中，逻辑裸片位于封装中心，HBM堆栈和SerDes排布在边际，电压调遣器围绕封装嘱托。每一条内存信号、每一条互连信号以及每一安培供电电流，都必须穿过裸片边际才能到达里面谋略资源。若裸片边长为N，则：

·谋略才能按N²（面积）缩微

·但内存带宽、互连和供电都沿边际通过2.5D扇出承载，只可按N（周长）缩微。

通俗增长弧线与线性增长弧线之间不断扩大的背离，组成了扇出逆境。无论底层逻辑节点何等激进，2.5D微缩都会因此停滞。晶体管层面的编削无法弥补拓扑结构上的颓势。

3D折叠通过把蓝本受边际结尾的资源迁徙到名义来科罚这一逆境。供电通过后面供电和集成电压调遣器终了，高速内存通过夹杂键合勾通逻辑，光I/O通过近封装Hi-ONE终了，它们王人备从周长迁徙到垂直名义。一朝资源位于名义上，就不错按N²缩微，从而匹配谋略才能的通俗增长。封装不再是一个由内存和SerDes阁下带环绕的逻辑裸片，而变成一个垂直集成的堆栈，内存、互连、供电和逻辑共同微缩。

该门道图给出了明确时分线。大致到2030年之前，AI加快器，即AscendSuperPoD系列，包括2025年的Ascend910C、2026年的Ascend950，以及后续Ascend990，将依赖熟识期间组合：chiplet、2.5D扇出，以及基于微凸点和规范间距夹杂键合的3D堆叠。大致在2030年，Ascend990将把逻辑折叠引入AI加快器类别。而后，3D折叠将成为2035年之前承载α增长的主要机制。沿着这一齐径，到2035年，硬件集成度臆测增长卓越100倍，τ的贬低将散播在期间栈的每一层，而不再逼近在器件层。

边栏B：AI系统圭臬上的τ

·UB而已视察蔓延：约数十μs→约100ns（≈500倍τ缩减）

·Hi-ONE单模块带宽：8Tb/s，与单芯片UB带宽匹配。

·Hi-ONESerDes传输距离：从约100cm裁减至约5cm；面板到面板传输距离从

·扇出逆境：谋略∝N²，而受阁下结尾的带宽、I/O和供电∝N。

·3DFolding：把带宽、光I/O和供电从边际迁徙到名义，收复N²平等增长。

·2026年至2035年臆测硬件集成度增长：卓越100倍。

5.逻辑与存储：从解耦到再行会通

τ微缩的一个含义值得单独筹商，因为它既有期间后果，也有产业后果。

在8086期间，产业通过规范化内存总线，挑升将处理器和存储器解耦。解耦使两个产业概况沉寂微缩与演进：处理器性能沿摩尔弧线快速晋升，存储厂商也在其左右发展出一个庞大的沉寂阛阓。

AI期间正在逆转这种解耦。谋略密度的连续蔓延正在把储存带宽、蔓延、功耗和封装推向极限。HBM、夹杂键合和3D堆叠SRAM都是归拢底层事实的阐扬：对于当代AI责任负载而言，数据转移与谋略本人相通关节，逻辑和存储正在再行被推向高超的物理集成。跟着二者会通，供应链中的影响力平衡也正在转向存储和封装厂商。

期间观点十分明确，但经济层面的科罚决策尚未细目。AI硬件期间的长久得胜，将属于那些既能在期间上会通逻辑与存储，又能建立经济配合机制、让两个产业长久分享会通收益的企业。

这不仅是一个研究问题，亦然将来十年产业必须处理的结构性问题。τ微缩使每一次分离所带来的跨层成本变得可见，也使这个问题无法再被推迟。

6.盛开性挑战

如若把τ微缩形容成一个完善的系统，将会产生误导。仍有若干实训斥题有待科罚。本文列出这些问题，既是为了诠释正在激动的责任，亦然在邀请配合。

器用链与门径论：今天的EDA出身于一个将面积、时序和功耗行为三个沉寂轴进行优化的期间，系统τ仅行为残差。

全面逻辑折叠条款器用链把多个堆叠裸片视为一个连气儿联想实体，在单元粒度而非模块粒度上分袂逻辑，在协调成本函数下对扫数三维体积进行布局，并在跨裸片旅途上完成时序管制。垂直互连寄生参数、KOZ摈弃区和晶圆间工艺变化会在这些旅途上发生交互，这是传统2D器用无法充分处理的。

初步里面器用仍是开发出来，并产生了有用驱散。门径论细节将在将来几个月发表。面向τ的原生器用链，需要具备盛开性、多物理场才能和三维原生才能，这是将来十年最蹙迫的赋能投资。

晶圆间工艺偏差：逻辑折叠会把来自潜在不同批次，某些情况下以致不同节点的晶圆键合在扫数。晶圆间的阈值电压、驱动电流和互连RC变化显耀大于晶圆里面偏差，况兼最逼近地影响时钟分派和保持时分裕量。智能冗余、自允洽抵偿和τ感知的签核过程，都是打发这一问题的必要组成部分。

垂直互连支拨：每一个夹杂键合点和每一个TSV都会带来有限电阻和电容处分，TSV的KOZ还会占用规范单元区域。因此，逻辑折叠必须在每一层上通过一个通俗不等式逐层解说：

这一阈值仍是在转移关节旅途和存储上被跨越。不同责任负载下阈值并不换取，跟着键合间距放松，这一鸿沟还会转移。

动力：τ是时分定律，而非焦耳定律。一个运行速率快10倍但功耗高10倍的超等节点，并莫得违背缩微旨趣，却可能超出电网承载才能。

因此，τ圭臬微缩需要一个动力层面的伴侣原则：采取内存语义互连架构以抹杀堆栈支拨，采取近封装或共封装光学器件以按数目级贬低每比特皮焦能耗，采取后面供电，采取存内或近存谋略，并在推广中审慎地把τ裕度转变为功耗收益。这近似于数据中心圭臬上的DVFS，与智妙手机延长续航的机制换取。

蹙迫的是，τ裕度本人在被分派到能耗观点时，也会提供动力裕度。

基准测试：现时行业中的性能基准，如Linpack、MLPerf和SPEC，是为一个责任负载只需要一个标量谋略的期间联想的。τ缩微所条款的产业基准应为τ剖面基准，即以向量形势露馅系统每一层的主导τ，以及该层剩余优化空间。主导τ层，按界说即是下一轮投资观点。

07.六年转头，十年瞻望

2020年5月至2026年5月期间，华为半导体联想并量产了381颗芯片，行状于转移、AI、汽车、工业和基础设施阛阓。在扫数居品组合中，τ缩微论点接管住了磨真金不怕火：

·在器件和电路层，晶体管密度已从155向400+MTr/mm²（到2031年）晋升。

·在芯片层，LogicFolding在前沿转移SoC上仍是解说，关节旅途频率、功耗着力和密度不错在固定的器件节点上连续晋升。

·在系统层，UnifiedBus和Hi-ONE仍是解说，数百微秒的通讯τ不错被压缩至数百纳秒，多机架AI集群不错阐扬为单一的一致性机器。

瞻望将来，CPU性能中枢频率臆测到2029年将迈向4GHz及以上，麒麟SoC着力臆测在三到五年内在典型使用下将晋升1倍以上，AI硬件集成度臆测到2035年将增长100倍以上。

超越任何单一居品的更深层观点是门径论层面的。τ缩微是自Dennard以来第一个为扫数堆栈提供分享优化观点的缩微原则。

它向工艺期间东说念主员、电路联想师、架构师、系统工程师和软件团队发出信号：这些群体咫尺正在以换取的单元优化换取的量，任何单层的编削必须传导至系统τ才算有用。

它也向行业策略家和老本配置者标明，下一笔投资应奴婢τ而非节点——竞争性的性能不再条款常驻在光刻期间的最前沿，而封装、存储带宽和互连架构联想咫尺承载着此前仅由前沿逻辑节点所领有的策略权重。

对于在成长过程中将“摩尔定律”等同于“越过”的一代工程师而言，这是一个勤勉的转变。几何期间事实上仍是结尾；否定这一事实不是可行的策略。通过缩微终了加快的期间正在让位于通过多层电子系统的τ优化终了加快的期间——而在将来六到十年中以τ为缺欠观点的公司、研究团体和生态系统，将决定而后十年谋略的模样。

将来十年的责任范围仍是规矩。好多盛开问题仍然存在，莫得任何单一组织不错独自科罚——器用链、规范、基准、器件物理和经济模子都需要超越任何单一公司的孝顺。

因此，本文既是一份来自前方的讲演，亦然一份邀请。前方的门道图条款尖刻，但观点是明确的。

致谢

本文招揽了华为半导体过甚晶圆代工、开采、EDA和系统配合资伴生态系统中数千名工程师六年责任的效果。作家感谢那些以耐烦使这项责任成为可能的客户。

FurtherReading

1.G.E.Moore，"Crammingmorecomponentsontointegratedcircuits，"Electronics，vol.38，no.

8，pp.114–117，Apr.1965(reprintedinProc.IEEE，vol.86，no.1，Jan.1998).

2.R.H.Dennardetal.，"Designofion-implantedMOSFETswithverysmallphysical

dimensions，"IEEEJ.Solid-StateCircuits，vol.9，no.5，pp.256–268，1974.

3.J.L.HennessyandD.A.Patterson，"Anewgoldenageforcomputerarchitecture，"Commun.

ACM，vol.62，no.2，pp.48–60，Feb.2019.

4.M.Horowitz，"Computing'senergyproblem(andwhatwecandoaboutit)，"ISSCCDig.Tech.

Papers，pp.10–14，Feb.2014.

5.InternationalRoadmapforDevicesandSystems(IRDS)—InterconnectandMore-than

Moorechapters，2023/2024update.

6.P.Batudeetal.，"3Dsequentialintegration:akeyenablingtechnologyforheterogeneousco

integrationofnewfunctionswithCMOS，"IEEEJ.ElectronDevicesSoc.，vol.3，no.3，pp.205–

2162026世界杯赛事竞猜官方版，2015.